技术解析-环形总线

·环形总线

    SandyBrige采用了环形总线（Ring Bus），这条环形总线由四条独立的环组成，分别是数据环(DT)、请求环(QT)、响应环(RSP)、侦听环(SNP)。每条环的每个站台在每个时钟周期内都能接受32字节数据，而且环的访问总会自动选择最短的路径，以缩短延迟。

第二代智能酷睿处理器核心架构

    这样，SNB每个核心的三级缓存带宽都是96GB/s，堪比高端Westmere，而四核心系统更是能达到384GB/s，因为每个核心都在环上有一个接入点。

第二代智能酷睿处理器核心架构

    三级缓存的延迟也从大约36个周期减少到26-31个周期。此前预览的时候我们就已经感觉到了这一点，现在终于有了确切的数字。三级缓存现在被划分成多个区块，分别对应一个CPU核心，都在环形总线上有自己的接入点和完整缓存管线。每个核心都可以访问全部三级缓存，只是延迟不同。